神经网络和神经网络控制器一般具有以下特点：一是实时信息处理量远大于控制量，二是信息流多具有实时并行性。现行的冯．诺伊曼结构计算机属于串行时序机，本质上讲，并非是实现神经网络和神经网络控制器的理想选择。随着FPGA与SOPC技术的发展以及高密度、大容量FPGA器件的出现，在FPGA上硬件实现神经网络以及神经网络控制器的研究得到广泛开展，而基于嵌入式软核、可灵活调整神经网络实现后所占芯片面积与处理速度的软硬件协同设计方法还处于起步阶段。 本文重点研究FCMAC神经网络辨识与FCMAC-PID神经网络控制器的FPGA实现方法、基于SOPC的FCMAC神经网络可重用IP模块实现方法以及基于NiosⅡ的FCMAC神经网络的软硬件协同设计方法。 首先，研究FCMAC神经网络辨识的FPGA实现方法。分析了FCMAC神经网络的结构与算法，并以MATLAB仿真为依据，得到FCMAC神经网络的FPGA实现所需的参数；在此基础上，对FCMAC神经网络进行硬件模块划分，基于VHDL实现了各硬件模块的功能描述，并对模块结构进行了优化；基于Altera公司的FPGA芯片完成FCMAC神经网络的硬件实现。然后，针对特定被控对象，通过调用FCMAC神经网络模块，完成了FCMAC-PID控制器的硬件设计。接着，在FCMAC神经网络FPGA实现的基础上，通过SOPC Builder开发平台，完成FCMAC神经网络IP模块的实现，使之成为SOPC开发的可选外设。最后，针对FCMAC神经网络硬件实现耗资源、软件实现速度慢的现状，提出基于NiosⅡ软核的软硬件协同设计与实现解决方案，使得在FCMAC神经网络的实现与使用上更具有灵活性。 研究表明：FPGA固有的并行处理能力，是实现FCMAC神经网络的较好载体。FCMAC：神经网络的可在线学习能力使之成为系统辨识的有效工具。基于FPGA构建FCMAC-PID控制器具有设计灵活、能在线调整、可靠性高，开发周期短等优点。FCMAC神经网络IP模块的实现使用户可以方便的调用。采用软硬件协同设计方法，解决了传统神经网络硬件实现耗资源、软件实现速度慢的缺陷。