现代移动通信中广泛采用LDPC解码器,但它功耗大,无法满足移动终端低功耗的要求。异步电路由于具有潜在的低功耗特性,逐渐成为研究的热点。本文目的在于研究异步低功耗的设计流程和相应的技术,并尝试采用异步技术优化LDPC解码器的运算电路,从而设计出低功耗的异步LDPC解码器。本文的主要工作分成三部分:1.修改了异步设计流程。在传统的异步设计流程中,数据通路采用综合的方式实现。这种方法比较笼统,没有说明应该如何进行低功耗设计。本文主要针对数据通路的设计方法,引入nanosim这一设计工具,详细分析了各个模块的功耗情况,用数据准确地说明问题所在和确定优化对象,为数据通路的低功耗设计打下了基础。2.实现了低功耗的异步运算单元,包括加法器,比较器和比较选通模块。同步运算单元一般采用并行结构,会产生多余的计算和传播毛刺。异步运算单元可以通过控制数据流动,避免多余的计算和毛刺产生。因此异步设计可以实现低功耗的设计目的。3.把同步LDPC解码器变成异步LDPC解码器。首先用异步流水线替代了同步解码器的时钟网络,再用锁存器替代了寄存器,然后在数据通路中加入异步设计模块,存储器和流水线之间加入异步接口电路。实验表明,异步解码器实现了同步解码器的功能。