近年来半导体制造工艺不断进步，电路设计规模越来越大，同步电路中的功耗、时钟偏移以及电磁兼容性等问题变得越来越明显。由于异步电路设计具有低功耗、高性能以及无时钟问题等优势，近年来已成为研究热点。但是异步电路时序描述复杂、缺乏规范的流程和工具限制了其大规模的应用，所以对异步电路设计方法进行深入研究具有重要的理论意义和实用价值。本文着重研究基于Balsa的异步电路设计方法，论文简要介绍了异步电路的优势、发展历史和相关的EDA工具，然后对异步电路的基本理论、模型分类以及基本单元做了简要介绍。在设计部分，本文选用Balsa作为设计的综合仿真平台，对其语言和设计工具以及流程做了详细介绍，并设计了一个四位加法器来介绍该方法。本文使用Balsa完成了一个用于全异步微处理器的兼容8051指令的异步算术逻辑单元（Arithmeric Logic Unit，ALU）。由于Balsa的后端工具是不开放的，本文采用了常用的同步工具，对Balsa生成的网表文件进行仿真验证并进行后端设计。首先用Balsa描述电路功能，通过比较不同代码风格的电路性能和在ISE中综合的结果，综合考虑选取适合的设计。然后在使用ABS语言创建支持SMIC0.18m CMOS工艺的库文件，生成支持该工艺的Verilog网表文件后，使用ModelSim6.0对网表文件进行进行前仿和后仿以验证ALU的功能。最后使用Astro完成了ALU版图的设计，验证了将同步后端工具应用于异步电路设计的可行性。