随着便携式电子终端设备、生物医疗设备和无线传感网络等领域的发展,对信号进行采集和处理变的至关重要,模数转换器(Analog-to-Digital Converter,ADC)是信号转换系统的关键模块。并且这些应用要求电池的供电时间持久,系统需要低功耗的设计。在各类ADC中,逐次逼近型(Successive Approximation Register,SAR)ADC在功耗和精度之间有很好的折中,SAR ADC的结构简单、面积小和功耗低,所以SAR ADC适用于低功耗和中高精度。SAR ADC主要由DAC电容阵列、比较器和SAR的数字逻辑电路组成,其中DAC电容阵列对整体电路的功耗和线性度有着很大的影响。本文将对DAC电容阵列和其他模块电路进行深入的研究。本文设计了一种在1.2V电源电压下采样率为100k S/s的伪差分型12位SAR ADC,由于传统的DAC电容阵列的电容数量随精度呈指数上升,所以本文设计了4位电阻式和8位电容式混合的阻容式DAC,减小电容的数量和电路的面积,提高了电路的集成度和线性度。在SAR ADC中采用单端输入会影响电路的线性度,采用差分输入会增加电路的功耗,本文运用了伪差分的输入结构在保证了线性度的同时降低了整体电路的功耗。在低电源电压和低采样速率的条件下运用了两倍自举的采样开关,提高了采样信号的精度。在比较器电路中增加了时序开关进一步降低了整体电路的功耗。通过skill语言,开发了一个用于DAC电容阵列版图布局的脚本自订制可编程单元(Pcell program cell),能够通过设定单位电容的长宽值,以及电容阵列的行列数,完成DAC电容阵列的自动布局。提升了版图绘制效率,也保证了电容阵列布局的匹配性。本文基于SMIC 0.18μm工艺对电路和版图进行设计,电路数字部分和模拟部分都是采用1.2V的电源供电电压,芯片的核心面积为410μm?435μm。后仿实验结果表明,当输入49.96k Hz的正弦波时,所设计的SAR ADC的无杂散动态范围是68.63d B,信噪失真比为62.37d B,有效位数为10.07bit,电路的整体功耗为75.85μW。