近年来,为了满足系统小型化、集成化的需求,片上天线和封装天线成为了国内外研究的一个热门课题。然而,受成本和半导体工艺的限制,片上天线低增益低效率以及带宽较窄的缺点阻碍了其在实际工程中的进一步运用。因此如何提高片上天线的性能是值得研究的一个课题。此外,对于封装天线来说,天线的小型化设计,天线与有源电路在封装内部的集成,封装对天线性能的影响等问题也是需要我们进一步研究的。本文针对微波毫米波片上天线和封装天线的研究内容具体包括以下几个方面:1.基于片上天线的混合集成天线研究针对片上天线增益较低的缺点,提出可以同时采用三种方法利用混合集成的方式来提高天线增益。首先采用具有高阻硅衬底的0.18-μm CMOS SOI工艺代替传统的损耗衬底工艺设计了一款片上微带贴片天线,天线采用环形结构设计,有效的减小了天线尺寸。接着引入片外介质谐振器,有效的减小了天线表面波辐射,从而提高了增益。最后引入片外地板结构,进一步提高了天线增益。文中对片外地板结构相对于片上地板结构的优势做了详细分析,指出这种结构更加适合实际工程运用的需要,并且将这种结构运用到了本文其他片上天线的设计中。此外,文中还就装配误差对该天线性能的影响进行了评估,提出了相应的设计建议。实验结果表明,该天线带宽为6%,在中心频率67GHz处能取得7.8dBi的增益,而芯片面积仅为0.7×1.25mm~2。同时,通过文献对比可以看出,本文设计的这款天线在增益和效率上均有明显优势。2.频率可重构的片上天线研究针对片上天线带宽较窄的缺点,提出采用片上开关调节天线谐振频率的方法来提高片上天线的带宽。文中首先对开关的等效电路和参数提取进行了研究,进而通过与天线的协同仿真,研究了开关晶体管的栅宽对天线带宽和增益的影响,从而在折中的基础上确定了优化的晶体管参数。文中还研究了开关的控制线布局对天线性能的影响,提出了一种优化的布局方案。由于同样采用了片外反射板来提高天线增益,文中研究了片外反射地板的尺寸和介质材料对天线性能的影响,进而确定了优化的片外反射板参数。测试结果显示,本文设计的频率可重构片上天线阻抗带宽可达53.4%,可以覆盖整个Q波段。天线最大增益3.3dBi,而芯片尺寸为1.1×1.7mm~2,非常适合Q波段宽带通信的小型化运用。3.基于片上收发系统的片上天线以及天线阵列的研究将片上天线与片上收发系统集成到一个单片上,提出引入片外guard ring的方法可以抑制表面波传播,提高天线增益。文中详细分析了guard ring抑制表面波的原理,描述了设计过程,仿真结果显示guard ring的引入可以提升天线增益最高达5.8dBi。同时,文中对CMOS工艺的金属密度规则以及装配误差对天线性能的影响做了研究,给出了相应的仿真模型设置上的建议和相应的装配建议。此外,本文还研究了收发信道下面的硅衬底对天线性能的影响,并且对天线与收发电路之间的耦合做了评估。最后,利用所设计的集成有片上天线的单片收发系统,组成了4×1的相控阵,并设计了相应的功分网络和金丝匹配结构,完成了对波束扫描功能的测试。测试结果显示,该天线阵列的方向图与仿真结果基本吻合,在中心频率17GHz处可以实现-28°~28°的扫描范围。4.基于QFN封装的封装天线研究基于一款QFN陶瓷封装,分别设计了一个无源的封装天线和一个有源集成封装天线。其中,在无源封装天线的设计上,采用1/4波长贴片天线结构实现天线的小型化设计,同时为了进一步减小天线尺寸,提出采用金属包边的方式代替传统金属过孔的方式,实现天线终端与地板的连接。文中研究了键合金丝长度变化以及封装与天线的相对位置变化对天线性能的影响,给出了一些有价值的建议。测试结果表明,该天线的阻抗带宽为12%,在中心频率37GHz处有4.1dBi的增益,而天线尺寸仅为1.1×2mm~2。对于有源集成封装天线,首先采用0.15-μm GaAs PHEMT工艺对所需的放大器芯片进行了设计。测试结果表明,该放大器可以工作在33.2GHz~37.6GHz,增益为13.6dB~14.5dB,可以实现21.0dBm~22.8dBm的饱和功率输出。然后根据封装内部可用的空间大小,分别设计了一款基于低介电常数基板的1/4波长贴片天线和一款基于高介电常数基板的1/2波长贴片天线,并对比了这两款天线的带宽和增益,最终选择增益较高的后者进行加工和测试。此外,文中研究了封装参数变化对天线性能的影响并分析了原因,这为将来实现包含更多功能的封装级系统做了有意义的探索。最后文中对整个有源集成封装天线做了测试,结果显示,在35GHz处该天线能实现18.9dBi的增益。相比文献介绍的其他有源集成天线,由于本文采用了气密性很好的QFN陶瓷封装结构,因此更加适合实际的工程运用需要。