现场可编程门阵列(FPGA)近年来发展迅速,具有开发效率高、成本低、技术维护简单、可靠性好等优点,特别是随着基于IP核的开发技术的迅速发展,嵌入式微处理器、高速DSP算法等以IP核的形式嵌入到FPGA中,使其能够在信息与通信、自动控制、数字图像处理等领域得到越来越广泛的应用。本课题来源于实际研发项目《数字图像处理系统》,研制了基于FPGA的数字图像处理系统,以实现对水下移动目标的捕获和跟踪。该图像处理系统分为上位机和下位机两个部分,上位机部分主要完成对下位机的控制和图像的采集及存储,下位机部分主要完成图像的获取、图像处理算法的执行以及图像的上传。本论文主要介绍了该系统的下位机设计,对系统总体功能及方案设计、下位机硬件和软件设计及其实现分别进行了阐述。下位机部分是围绕着FPGA来设计的。对于硬件设计,采用LVDS作为高速数据传输接口,最大可支持64比特的图像宽度；采用RS-422作为命令传输接口,完成与上位机的通信；采用DDR2内存模组,作为图像处理算法的缓存之用：采用大容量数据存储芯片XCF128X作为配置器件,存储FPGA程序流。对于软件设计,图像处理算法的执行是下位机软件的关键,采用Xilinx嵌入式开发工具EDK实现,以MicroBlaze软处理器核为核心,以中断控制器、串口通信、多端口内存控制器等为外设,实现捕获和跟踪算法。另外,为了使上位机采集卡顺利地采集和显示图像,还需利用FIFO对处理后的图像数据配合像素同步、行同步和帧同步信号传输给上位机。设计完成后,对整个数字图像处理系统进行了测试,各项功能得以实现,图像处理算法能够正常执行,上位机能够准确地显示捕获和跟踪结果。