植入式芯片由于要植入人体工作,对芯片的功耗和面积的优化均有严格要求。而逐次逼近型模数转换器(SAR ADC)具有低功耗、高精度的特点,十分适合此类场合的应用。因此,论文选择SAR ADC结构,并集中对其功耗和面积优化技术展开了研究,以满足高性能植入式芯片系统的需要。论文提出一种结构为11位、采样速率200KS/s的SAR ADC电路原型,重点完成了若干关键电路模块的设计,包括基于整数型的分段电容阵列、时域比较器、同步时钟控制和逐次逼近寄存器。设计中对已有的开关策略进行改进,研究给出一种基于分段电容阵列的终端电容复用开关策略,特点是结合了分段电容阵列和终端电容复用开关策略的优点,充分利用电容阵列的终端电容,优化了电容阵列的面积和功耗,并使分段电容值为单位电容的整数倍的设计,改善了电容的失配问题,减少了非线性误差。同时,借助新型时域比较器的引进以减小静态功耗,大幅降低了功耗,并减小了失调电压和非线性；比较器的校正选用电容动态调节的方法,提高了精度。ADC的逐次逼近采用同步时钟控制,避免了电压误比较的问题,且为每一次比较和逐次逼近提供了充足的时间,保证了比较和逼近的正确率,提高了精度。设计采用SMIC0.18μm混合信号工艺完成。系统仿真的结果表明预期的功能已基本实现,其SNDR达到61.5dB,有效位数ENOB为9.9位,功耗为1.75μW,较好地实现了功耗与面积的优化,其精度也能满足植入式医用芯片系统处理人体生物信号的需要。