随机数发生器在安全加密领域,有着举足轻重的地位。本文结合国际通用加密安全标准以及项目产品的安全要求,充分利用芯片自身随机因素设计实现了一种性能优良的随机数发生器。采用芯片内部的晶振电路作为该随机数发生器的采样时钟;采用工作时的瞬时码流和控制流数据,通过处理得到初始的随机数源;采用线性反馈移位寄存器和细胞自动机移位寄存器的混合电路,将初始随机数源进行杂化处理,改善了随机数发生器的随机特性;采用公开的加密算法SHA₂56对混合电路输出的数据进行扩散,使产生的随机数具有更好的随机特性。采用C语言编制了检测随机数的测试工具,对随机数发生器生成的随机数进行了测试,结果表明该随机数发生器可以产生良好的随机数。采用Verilog HDL描述了随机数发生器各模块的RTL级代码,并通过VCS的仿真以及DC综合,获得的电路参数为:关键路径延时为6.3ns,功耗为2.88 mW。验证结果表明,所设计的电路功能正确,达到了速度、功耗和面积的综合性能要求。