FPGA是一种可编程的IC芯片，能够用于具有复杂算法的运算器、数字滤波器等逻辑运算单元和信号处理单元。本课题主要是运用FPGA并行操作的特点来设计多操作数浮点算术运算控制器，其主要功能为：该控制器被系统选中后，在内部时序脉冲的作用下，写入存储运算指令或操作数类型及操作数，自主完成操作数的配置及运算的过程，在运算过程中，能够读出中间运算结果；运算结束后读出最终运算结果，同时判断运算结果是否出现异常，当运算结果出现异常，控制器的运算异常标志模块输出中断信号，并复位写和读操作数脉冲发生控制模块，停止控制器的工作。该控制器主要用于处理高速度和高精度的数值计算，运算过程自主控制完成。本设计取得了以下成果：（1）设计了浮点数加/减运算执行控制器和浮点数乘运算执行控制器的电路结构，主要由浮点操作数配置控制模块、脉冲分配器、浮点数运算器和结果输出控制模块组成；该控制器被系统选中后，在内部时序脉冲的作用下写入存储操作数类型和操作数并自主完成浮点加/减、乘运算的过程。（2）设计了单指令多浮点操作数加/减、乘和除运算控制器的电路结构，主要由命令字及操作数写时序控制模块、操作数读时序控制模块、运算与输出控制模块和操作数存储器模块组成；制定了加/减法、乘法和除法运算指令格式；该控制器被系统选中后，在内部时序脉冲作用下，写入一条运算指令并连续写入存储多个操作数、读取操作数并自主完成运算的过程；其中单指令多操作数浮点除法运算控制器能够实现上次运算结果/操作数、操作数/上次运算结果、第1个操作数/第2个操作数的除法运算。（3）完成在Actel公司的Libero IDE v8.3集成开发软件和ProASIC3StartKit硬件开发平台上，对两种控制器进行功能仿真和时序仿真，验证控制器在内部时序脉冲的控制下能够自主、正确地完成多个浮点操作数的算术运算。