随着集成电路设计和工艺技术的发展,嵌入式系统因为具有高性能、低功耗、便携式的优点,已经在移动通信、机顶盒、智能卡等信息终端中得到了广泛的应用。而作为嵌入式系统核心的微处理器,其性能直接影响着整个系统的性能,目前精简指令集(Reduced Instruction Set Computer,RISC)架构作为微处理器设计策略的一种类型己越来越多地应用于微处理器的体系设计中。微处理器设计首先要确定指令系统。采用与MIPS指令兼容的设计思想,根据微处理器要实现的功能选择MIPS核心指令中的34条作为指令系统。在32位单周期微处理器设计中,按照这些指令运行的数据通路,设计各种控制信号,采用组合逻辑实现控制单元。在32位多周期微处理器设计中,由于指令运行需要的时钟周期不一样,存在多个状态,使用有限状态机来描述控制单元。在5级流水线的32位RISC微处理器设计中,指令执行过程被分为取指令、指令译码、指令执行、存储器访问和数据回写5个阶段。由于采用流水线技术,就出现了数据冒险和分支冒险的问题。对于数据冒险问题,通过在流水线中设计数据转发单元和冒险检测单元来解决。由分支或跳转语句引发的分支冒险问题,可以采用缩短分支延迟的方法,在指令译码阶段增加比较器和数据转发单元并修改相应的地址选择逻辑来解决。基于FPGA的实验验证,首先根据对模块的设计,采用硬件描述语言描述实现,然后对每一个模块和整个系统进行功能仿真,最后将完整的RISC微处理器核综合并下载到FPGA开发板上进行验证。