近几年来,大规模集成电路遵循Moore定律迅速地向高速度、高集成度和低电压方向进展。目前CMOS工艺已达到32nm,并迅速向22nm迈进,而处理器时钟频率也已经超过3GHz。同时,系统级封装技术的出现,促进了多芯片、多工艺系统级集成技术的发展,加速了系统集成度的提高,使电子产业逐渐向发展更快的超Moore定律迈进。然而这些技术的变革使得电子系统的电源完整性问题日益突出。电源完整性主要针对高速电路馈电接地网络分析和设计,当芯片中的晶体管发生同时开关行为时,会要求馈电网络提供较大的输入电流,并在馈电网络上产生较大电压降,影响芯片内部晶体管的开关时间,导致时序和稳定性问题。同时,电源噪声还会和PCB或封装中的信号线发生耦合,导致信号完整性问题。此外,电源噪声在电源地平面间谐振,也会在边界产生EMI效应,是主要的EMI噪声产生源。随着电子系统向高功耗和低电压趋势发展,电源馈电网络设计变得更加困难,电源完整性问题已经成为高速电子系统设计的主要瓶颈。本文主要围绕高速电路馈电接地系统的频域建模问题而展开。针对电源网络中的电源地平面结构,尝试分析和拓展前人已有的优秀方法,并在前人已有的方法基础上,深入分析电源地平面自身的特点,提出了一种新的电源地平面建模方法,大大提高了计算效率和通用性。全文主要包括以下几个方面的内容:论文第三章从解析方法入手介绍了本征模展开法和反向组合法。将反向组合法应用到本征模展开法中,并具体推导了圆形和矩形两种孔隙结构的分析过程和相关公式,使得本征模展开法可以用于分析带孔的电源接地平面对的阻抗特性,最大幅度拓展解析方法的适用范围。论文第四章在第三章基础上,深入分析电源分配网络本身的特点,发现无论是在PCB板还是在封装结构中,电源地平面一个共同的特点就是平面中有大量的完整区域。这些区域本身面积较大,并且是完整的连接在一起的,内部没有缝隙。电源地平面的这一特点使得它可以采用区别于一般不连续结构和互连线的建模方法。本章针对电源网络本身的这一结构特点,提出了一种新的电源网络建模方法。这种方法以矩形划分和三角形网格划分为基础,用少量尺寸比较大的矩形结构覆盖电源平面的大部分面积,而其余的细小区域用三角形网格进行划分。矩形结构采用矩形谐振腔解析模型进行建模,而三角形网格采用三角形集总元件模型进行分析。由于大部分区域由矩形覆盖,这样就可以发挥解析模型的优势,减少存储空间消耗和仿真时间,提高仿真效率。同时也能充分利用三角网格的特点,可以处理任意不规则结构并不引入纯矩形栅格划分时的阶梯状边缘近似效应。本文不仅给出了基于最大矩形查找的划分方法,还针对谐振腔模型的无限求和问题,采用数值拟合的方法得出了关于截断数值的经验公式,并通过数值实验证实了公式的精确性。针对矩形和三角形的连接,本文也提出了连接模型,通过实验证明模型精度较高。而且本算法可以适用于多层不规则电源地结构,有良好的通用性。