石英挠性加速度计是惯性导航系统组成的关键器件之一,其应用范围涉及航空、航天、航海以及一些民用领域。加速度计的读出精度决定了惯性导航系统的导航精度,传统的加速度计读出电路通过模拟电路实现,模拟电路结构复杂、抗干扰性低缺特点制约了加速度计读出电路的精度和稳定性。随着数字化处理的飞速发展,数字电路逐步具有高稳定性以及高抗干扰性等特性,加速度计的数字化读出成了研究热点,本课题对加速度计的全数字化读出方式进行了研究。通过对传统的模拟读出电路方案和模数结合读出方案的对比与分析,确定了基于FPGA的全数字加速度计读出方案,整个全数字读出电路包含三个模块电路：差动电容检测电路、数字控制电路和力矩器控制电路。采用多方案对比设计,从分辨率、读出精度等角度对比分析了两种差动电容数字检测电路,选用了频率法检测电路实现电容差的检测；采用了数字PID控制算法,实现了加速度计读出电路的闭环自动控制：从加矩功率、分辨率、零偏稳定性、刻度因素及线性度和动态响应等方面对多种PWM数字脉冲力矩器加矩方式进行了对比与分析,确定了二元调宽脉冲的加矩方式实现对加速度计的加矩；设计了FPGA下位机与计算机上位机连接,通过基于VB的可视界面实现了加速度计数据读出的显示、存储以及部分控制,用于对读出电路的测试。对整个加速度计读出电路进行了阶跃、动态、静态等测试,验证了石英挠性加速度计的全数字闭环读出电路的成功实现,可以测得读出电路的读出标准偏差为1.5×10-5g,精度为10-4g的加速度值。