随着半导体制造工艺飞速发展，片上集成晶体管数与日剧增，传统系统架构已不能满足上百亿级芯片的设计需求，多核芯片解决方案应运而生。其中，集成了可重构计算单元的异构多核芯片是多核芯片中极其重要的一个分支。可重构技术兼具通用处理器的灵活性和专用集成电路性能优势特点，大大缓解性能和灵活性之间的矛盾。面对高密度计算应用领域提出的新要求，可重构技术将成为解决这些新要求的重要手段之一。同时片上网络技术已成为目前业界解决多核芯片片上通讯的最佳方案。本文针对信号处理类算法运算过程可以分解为有限类型的规则化浮点矩阵运算的特点，以课题组设计的异构多核SoC系统架构为基础，在研究了多核技术、片上网络技术和可重构技术的基础上，设计实现了一款可重构并行处理单元，达到硬件对算法的适应范围和算法的执行效率间的平衡。对所设计各模块功能和重构单元功能进行了仿真，验证了设计的正确性及单元结构对算法的适应性。论文的主要工作如下：首先，研究分析了项目组的异构多核SoC系统结构，设计可重构并行处理单元的架构，并对其特点和工作原理进行解释。其次，实现可重构并行处理单元的RTL级设计，给出了各模块的设计思路、电路结构和实现方法，并对配置信息结构和可重构模式作详尽解析。最后，仿真验证可重构并行处理单元各模块的正确性，搭建多核测试系统，实现复数矩阵相加、复数矩阵数乘和协方差矩阵运算。