随着电子系统产品性能的不断提高,纳米级CMOS工艺的量产化,芯片的集成度进一步提高,出现了将大规模模拟电路、高速数字系统和射频电路集成在同一硅衬底上的电子系统,即混合信号SoC。在混合信号SoC中,高速数字电路产生的开关噪声及电源噪声通过衬底耦合传输到模拟电路和射频电路MOS晶体管的衬底,形成衬底噪声耦合,直接影响模拟电路、射频电路及整个SoC芯片的性能。论文以数模转换器的衬底噪声为研究对象,从衬底噪声的概念出发,对衬底噪声的产生、传播和耦合进行了较为系统的研究。论文基于衬底结构和衬底噪声耦合来源的分析,采用电阻宏模型,建立了衬底噪声的传输模型,获得了高速数模转换器的衬底噪声传播及耦合机制。高速数模转换器的时钟信号和编码电路所产生的衬底噪声,通过衬底耦合到电流源单元电路,对转换器的输出特性等参数产生影响。论文提出了两种有效的衬底噪声抑制技术,分别是基于电流模逻辑的低噪声逻辑电路和无源保护环结构,仿真结果显示能有效降低衬底噪声,证明了在数模转换器电路设计中的有效性。本论文所有的电路仿真均在Cadence Spectre仿真器下进行,所采用集成电路工艺是SMIC 0.18um混合信号工艺。论文所提出的基于电流模逻辑的低衬底噪声设计技术,将有效减小衬底噪声的幅度,能用于混合信号及射频前端集成电路的设计。