总线及其接口的效率决定了SoC系统的效率，低效率的总线不仅影响系统之间各个模块的通信性能，削弱系统的性能，而且会占用大量本来就有限的片上系统资源。PLB总线是IBM开发的CoreConnect总线中的最重要组成部分。PLB总线的相关技术目前主要被国外大公司掌握着，为了研发自主知识产权的核心技术，并为今后的应用开发做铺垫，本文对PLB总线做了工程研究。本文的工作主要是以PCI总线以及存储器作为从设备，设计出了符合要求的PLB总线接口以及总线控制模块。首先，分析比较市场上常见的五种总线规范，深入研究了PLB总线协议以及PLB总线接口的结构与机制。然后，在理解PLB总线时序以及本文内部各子模块的功能与工作机制的基础上，设计PLB总线模块、DMA模块、桥接器模块，并使用Verilog硬件描述语言实现这些模块的功能。最后，搭建PLB总线接口验证平台，提出了可行的验证策略，验证该系统的读写功能并分析结果。通过验证，证明本文所设计的PLB总线读写模块符合应用环境要求，能够完成读写功能。