可重构分组密码协处理器面临着小型化、微型化智能移动终端对功耗的挑战,也同时面临着云端服务器、大数据处理对性能的挑战。提高密码处理能效成为可重构分组密码协处理器亟待解决的关键问题。本文研究并设计了具有高能效的分组密码协处理器指令系统,能够灵活实现多种分组密码算法。论文在分组密码算法特征分析、处理器指令集体系结构分析及现有可重构分组密码协处理器的功耗分析基础上,以可重构分组密码协处理器的能效定义为出发点,建立可重构分组密码协处理器能效模型。依据能效模型分析,提出了可重构分组密码协处理器二维指令集体系结构。论文在分析分组密码算法三大处理特征的基础上,特别地针对迭代处理特征和数据流处理特征为二维指令系统设计了轮式流水执行结构;针对相邻操作互异性特征为二维指令系统设计了堆叠式并行处理结构。论文在分析现有可重构分组密码协处理器指令系统的基础上,提出了一种面向分组密码算法的支持指令重构的二维指令系统。设计了二维指令系统指令束结构、运算类微指令集、控制类微指令集。采用构建平衡二叉树的方法,对运算类微指令集、控制类微指令集进行编码,缩短了指令位宽,降低了指令RAM的面积。确定了指令RAM和数据存储RAM的容量,设计了二维指令系统的寻址方式和二维指令的寄存器虚拟描述方法。在可重构分组密码协处理器的指令编程原则的基础上,以AES算法为例进行了编程说明。搭建了一体化验证平台,通过指令验证和系统验证证明了可重构密码协处理器的正确性。在处理器面积、性能与能效上与基于VLIW架构的可重构分组密码协处理器进行了比较。比较结果显示:1)在同一工艺下处理器面积减少了约6273928μm2;2)对于常见的分组密码算法,性能平均提高了1.17~3.89倍;3)对于常见的分组密码算法,能效平均提高了1.7~5.66倍。与其他处理在性能方面进行比较,比较结果显示:对于DES、AES、IDEA三种常见密码算法,多任务并行情况下协处理器的密码处理性能是其他单核密码处理器的1.1~8.92倍,是其他多核密码处理器的0.48~1.6倍。