论文部分内容阅读
众核处理器的芯片面积是非常重要的资源，片内晶体管的高效使用可以提高众核处理器的性能功耗比，但是传统X86指令集处理器将指令拆分为微指令并存储在ROM中，占用了较大比例的芯片面积，并且为流水线设计带来诸多困难。因而针对众核处理器，尤其需要研究如何降低指令实现所占的芯片面积。本文针对X86指令集众核处理器片内处理器核的复杂指令功能部件和复杂指令的实现机制进行了研究，目的是在不明显降低复杂指令的执行性能的前提下，有效降低复杂指令实现所占的芯片面积，并简化流水线的设计复杂度。
本文的主要贡献包括:
(1)设计新型的复杂指令部件，避免复杂的微码设计，降低CISC指令集处理器译码、发射、提交模块的设计难度，使CISC指令集处理器的流水线设计简化为RISC指令集的流水线设计。
(2)不使用ROM存储微指令，以最小化硬件逻辑代价，不影响主流水线的方式，通过中控及组合逻辑电路的方法实现X86指令集中的复杂指令功能，有效减小指令功能部件的面积。
通过与传统复杂指令的实现机制进行对比，结果表明所提出的新结构能有效减小众核处理器中复杂指令实现所占的芯片面积。