集成电路的飞速发展和其每三年翻两番的设计规模,使得SoC(System on Chip片上系统)的功耗越来越多的被工业界所关注,同芯片的面积、速度一样成为芯片设计中需要考虑的重要因素。在芯片设计的不同阶段,对芯片进行功耗估计、分析和优化已经逐渐成为芯片设计的一种趋势,并不断受到设计公司的关注和重视。在芯片设计RTL(Register Transfer Level)阶段的功耗估计和优化,对芯片在真实应用场景中的功耗优化有着明显的作用,而且业界也在不断寻求各种方法在RTL级对芯片进行功耗估计和优化来实现芯片的低功耗设计。本论文研究的核心内容为RTL级功耗优化的若干方法。在对芯片功耗原理综合分析的基础上,论文对降低芯片功耗的相关因子进行了分析。对目前芯片功耗的估计和针对翻转因子的优化方法进行了分析总结,提出目前芯片设计流程中存在的功耗分析难度较大,耗时较长以及时钟门控效率不高等问题。为了实现芯片在真实运行过程中的功耗优化,论文对芯片真实的典型工作状态进行分析归纳,并就相应功能状态的运行时间进行权重量化应用于芯片RTL阶段的功耗估计分析优化。在此基础上论文构建了对芯片RTL设计在相应工作状态下芯片内空闲模块的分析算法,进一步应用于功耗分析流程中,实现芯片空闲模块的半自动化提取,为功耗分析节省了较大的人力成本和时间成本。同时在深入分析讨论目前业界使用的时钟门控技术的基础上,论文就时钟门控效率不足的问题提出以下功耗优化方案:对不同功能状态下芯片的寄存器信号翻转率按照相应功能状态的运行时间的权重量化值进行加权计算,从而构建更为贴近真实应用场景的寄存器信号翻转率;在上述基础上,论文以寄存器信号翻转率为约束构建寄存器簇,并应用最优化自使能时钟门控阈值算法进行自使能时钟门控插入,提高时钟门控在芯片真实运行状态的门控效率并降低芯片动态功耗。本论文的研究结果和功耗优化方法在芯片低功耗分析优化领域具有重要的理论意义和应用价值。