随着集成电路产业的快速发展,回收芯片问题受到越来越多的关注,一旦回收芯片被误用于交通、关键基础设施以及军事装备等领域,可能导致灾难性的系统故障或造成重大安全事故。当芯片必须用于高风险或关键应用程序时,必须保证芯片的安全性,因此回收芯片的检测对芯片安全有着至关重要的作用。本文课题来源于国家973工程。针对回收芯片以旧充新的检测问题,本文提出一种FCDR＿PD回收芯片检测方法,该方法利用片上检测结构(FCDR)实现回收芯片的检测,同时可通过查找拟关键路径集后根据路径延时获得芯片老化情况,并建立了完整的回收芯片检测流程。在芯片设计阶段植入检测结构并获得拟关键路径集,之后利用该检测结构提取黄金样本中的频率差作为黄金样本数据,最后将待测芯片的频率差与黄金样本数据阈值做对比以检测芯片是否为回收芯片,同时通过测量拟关键路径的路径延时来获取芯片的老化情况。对于本文提出的FCDR＿PD方法,除了可进行回收芯片的检测,还可用于验证芯片的早期失效和根据选定路径的延时进行芯片的寿命预测以及用于芯片的老化缓解。本文提出的片上检测结构以RO为基础,在检测结构中存在一对RO,其中一个RO在芯片工作时实现最大程度老化,而另一个RO未经历老化从而作为参考,通过控制信号保证两个RO处于对应的工作状态,从而减少其他因素对回收芯片检测结果的影响。通过比较两个RO的频率差来进行回收芯片的判定,同时为了说明检测结构的安全性,对该检测结构进行抗攻击性分析。针对片上检测结构无法获得待测芯片本身老化情况的问题,本文提出通过测量拟关键路径的路径延时来获得待测芯片老化情况,为了保证寻找拟关键路径集的准确性和全面性,本文寻找拟关键路径的策略为排除法。首先根据NBTI效应确定最坏阈值电压变化量;然后使用BP神经网络进行门老化模型的构建,经过前两个步骤之后,可获得电路中每个时序弧的初始延时和最坏老化延时;最后分别按照基于路径延时的约减策略、基于到达时间的约减策略、基于公共项的约减策略以及基于延时排序的约减策略进行时序弧和路径的约减,最终获得拟关键路径集。最后对该检测方法的准确性进行验证,以ISCAS89电路作为原始设计,实现电路的综合和后端布局布线,接着从不同黄金样本下和不同老化环境下进行检测结果分析,最后使用perl实现拟关键路径集的查找,分别从电路规模以及电路使用年限方面分析路径的查找规律。最终实验结果表明,本文的检测结构带来的面积消耗为70.56平方微米,但是对于老化120天的待测电路可以达到100%的检测概率;由拟关键路径集的选择结果得出,对于选定的待测电路,假设其使用寿命为1年,拟关键路径集中的路径数目占电路总路径数目不超过1%,即使使用寿命为10年,拟关键路径集中的路径数目占电路总路径数目也不超过5%。这些实验结果表明本文提出的回收芯片检测方法具有较好的检测概率和较低的硬件开销。