能够在高压状态下工作的功率器件是近些年来集成电路技术发展的一个重要分支。尤其在显示和通讯领域，耐高压、低消耗、低失真、易集成、高敏度的苛刻标准使得高压MOS（HW-MOS）脱颖而出，成了高压半导体器件中的研究热点。HV-MOS主要可分为VDMOS（Vertical Double-diffused MOS）与LDMOS（Lateral Double-diffused MOS）两种。其中，LDMOS以其简单的工艺、良好的集成性成为高压器件发展的主流，获得了广泛的应用。因此，对LDMOS的电学特性分析及建模有着重要的意义。　　 现有的各种LDMOS模型皆对LDMOS的沟道部分做出了较为准确的描述，但漂移区往往被等效为一个受控电阻甚至简单电阻。然而电阻导电的原理与耗尽层中电子穿过的原理完全不同。且LDMOS的饱和状况比较复杂不易确定。本文为解决这些问题做出一些尝试。　　 首先，本文认为受到栅极电压的影响，漂移区电流可分为两部分，即积累层电流和耗尽层电流。这两部分电流之和等于沟道电流。并以半导体物理为基础，分析了耗尽层电流的变化情况，利用耗尽层中电子对表面势的影响，求出了漂移区完全耗尽时的电流模型。　　 其次，本文利用双管模型对栅压、漏压划区讨论，由于组成LDMOS的两个管可以各自饱和或不饱和，使LDMOS呈现出四种不同的饱和状况。不同的饱和状况取决于栅压、漏压组合。通过分析计算，本文得到了LDMOS处于不同饱和状况的条件。在满足不同的饱和状况的条件下，结合本文提出的全耗尽模型，最终建立了整个器件的电流模型，以求更准确的描述LDMOS的工作特性。　　 最后，本文模型与试验数据和现有模型相比表明，本文的模型与LDMOS的实际输出特性吻合。在低栅压区，仿真曲线与试验数据拟合情况良好；在高栅压区，饱和仿真曲线表现出了一定的负斜率，符合试验数据，负斜率的出现相对现有模型而言是一个进步。但本文模型在不同饱和区域的接合处还有一些缺陷，值得进一步研究。