BEPCⅡ对撞区超导磁铁及其失超探测器由美国BNL实验室引进，其安全性和可靠性在运行中得到了验证。为实现系统国产化并拥有完全的知识产权，高能所率先在国内启动了用于加速器超导磁铁的数字失超探测系统的研制项目，本课题是该项目的重要组成部分。作为数字失超探测器的硬件基础，本课题将根据BEPCⅡ失超探测器运行经验和升级改进的需求，并参考其基本的框架结构，自主研制一套反应快速准确、可以同时对多块超导磁铁实现独立的失超探测和报警功能的失超探测器数据采集与处理系统。该系统在完全兼容BEPCⅡ现有失超探测器的基础上，具有更好的灵活性和通用性，以满足未来加速器工程中各种不同类型超导磁铁对失超探测的需要。　　在兼容现有失超探测器接口协议和结构的前提下，论文提出了主从式控制方式和片上集成技术的应用，并基于FPGA和DSP相结合的硬件架构体系，将整个数据采集与处理系统划分为:多通道数据采集板、模数转换与时序控制(ADC/TCC)板和数字信号处理(DSP)板三大模块。各个模块功能相对独立，模块之间接口清晰，具有较强的可维护性和扩展性。　　本论文针对上述三大组件，分不同章节详细论述了数据采集与处理系统的设计方案、硬件研制、软件开发和系统调试。其中，数据采集板实现对前端差分输入信号的调理和同步采样，并具有独立的本地数字控制。ADC/TCC板作为整个系统的主控制器，以单个FPGA芯片为核心，采用硬件编程的方式，产生同步采样时钟，实现多信道的模数转换、数据预处理和缓存，并具有系统软硬件自检功能，当失超或系统故障时触发失超连锁报警，同时通过直接存储器读取(DMA)的方式与Pentek4284商业DSP板实现高速并行通讯。片上集成技术的应用显著提高了失超探测器的集成度，并使系统具有更好的灵活性和扩展升级优势。DSP板的主要功能为数据的算法处理和失超判定。论文以ADC/TCC为重点，阐述了其硬件电路和PCB设计、FPGA时序逻辑编程、及DMA通讯的机制和实现;并对数据采集、信号处理及失超判定算法的关键技术进行了深入研究，介绍了双增益数据采集板硬件的研制工作。　　基于BEPCⅡ对撞区数字失超探测器，对数据采集与处理系统进行了全面测试，并对测试结果进行了分析。结果表明，系统设计合理、功能完善、运行可靠，整体性能达到了预期设计指标。本课题的完成，为数字失超探测器在加速器工程中的应用提供了重要的理论基础和实践经验。