随着集成电路技术的迅速发展,数模转换器(DAC)作为数字电路和模拟电路的重要接口部件,在转换精度和速度方面大为提高。然而,集成电路发展到片上集成系统(SOC)阶段,不仅要求DAC高速度和高精度,而且还要求它低功耗和兼容的IP特性。本文为实现用于GSM无线收发系统芯片中的数模转换接口,设计了一个12位分段式电流舵高速低功耗的D/A转换器。电流舵结构DAC由于电流匹配程度高,因而能够实现较高的转换精度;它具有很高的输出电阻,可以直接驱动电阻负载,因此能够实现非常高的采样速度。本文按“自顶向下”的方法进行DAC的研究与设计。首先根据无线收发系统对DAC的性能要求定出指标,通过Matlab对二进制加权和温度码DAC的对比分析,从性能和版图面积上优化系统的结构,选取了“8+4”的分段模式,即高8位采用温度码、低4位采用二进制加权的译码方式。在确定分段模式以后,用Verilog-A和Verilog语言建立起了DAC的行为级模型,通过行为级的数模混合仿真来确定DAC中各个电路模块的设计指标。在电路级设计中,分析了寄存器、译码器、电流单元译码逻辑、基准电压源电路、电压-电流转换电路、电流源和差分开关等模块的设计。经过优化的系统结构,可以得到相对低的功耗与版图面积。采用TSMC 0.18μm的数模混合CMOS工艺完成各个功能块的最终实现,并使用Cadence的Spectre工具进行仿真。最终验证的结果显示,转换器的微分非线性误差DNL小于±0.2 LSB,积分非线性误差INL小于±0.25 LSB。对于200kHz的输入信号,采样率为26MHz时,所测得的无杂散动态范围大约是83 dB。对于3.0V的模拟电源电压和1.8V的数字电源电压,功耗为20 mW。