从1996年被重新发现以来,低密度校验码(Low-Density Parity-Check,简称LDPC码)以其优异的纠错性能和可并行译码等优点受到了研究人员的广泛关注,并陆续被DVB-T2、IEEE 802.11、IEEE802.16等中远距离无线数据传输标准采用。但是,由于译码算法的运算量大、实现复杂度高,目前LDPC码的应用场合主要局限于卫星、地面站等无线通信设备,而在小型化、低功耗设备应用方面则受到了约束。本文以LDPC码在因子图上的译码过程,以及FPGA的工作特点为基础,提出一种简初始化的译码算法及其译码器设计方案。全文主要内容如下:在译码算法方面,重点介绍了置信传播译码算法、最小和译码算法以及因子图的基本概念,研究了LDPC码在因子图上的译码过程,根据其初始化过程由变量节点完成的特点,提出了简初始化的置信传播译码算法;并在此基础上对该算法进行简化,建立简初始化的最小和算法,使其更加适合在FPGA平台上实现。在译码器设计方面,本文针对CCSDS 131.1-O-1标准中码率为0.4的LDPC码,提出一种可适用于多种码长的多路并行译码器设计方案,详细介绍了译码器中包括变量节点更新模块、校验节点更新模块、寻址模块在内的各个模块的设计方法,并重点对这些模块的接口设计、工作模式、工作时序等关键内容进行了分析。最后,在所构建的Xilinx XC4VSX35 FPGA平台上实现了(2560,1024)LDPC码译码器的设计;结果表明,该译码器在误码率为1e-5的条件下,达到了7.48d B的编码增益、541kbps的信息传输速率,以及1.35Mbps的符号传输速率,可满足常见移动通信标准对信息速率的要求。