论文部分内容阅读
信号分选是雷达侦察系统中至关重要的环节,利用现场可编程逻辑门阵列（FPGA）实现雷达信号分选对系统速度和可靠性的提升具有重大影响,为此提出了一种非处理器架构并完全基于FPGA器件的广度优先搜索邻居（BFSN）聚类分选算法实现架构。在Xilinx公司的Virtex 5 FPGA上进行了硬件实现,并通过软件仿真与硬件测试对架构进行了实验验证。实验结果证实,该架构可对5部模拟雷达信号进行有效且快速的处理,证明了基于FPGA的雷达信号分选实现在工程上的可行性与高效性。