论文部分内容阅读
提出了一种三码率、低复杂度、可扩展的国标数字电视信道编码器的结构，并采用Ahera公司的Stratix芯片实现。该编码结构主要采用自顶向下的设计方法，通过对编码算法、编码结构进行优化调整，取得了编码器硬件实现中的资源占用与编码效率的平衡。通过Verilog时序仿真分析表明，该编码器信息吞吐率为50Mbit／s，具有较高的实用价值。