论文部分内容阅读
提出了视频信号处理器中的变长解码器核设计.采用基于PLA的并行算法,在PLA 中存储了以编码码字为输入,码值和码长为输出的各个变长码真值表.用从PLA中查出的码长来控制桶形移位器的位移,实现每个周期解出一个码字.VLD采用了数据驱动原理,并在任务分配方面进行了调整,以适应VSP进行任务流水的总体要求.