论文部分内容阅读
就如何同时实现多元逻辑电路中线性“与或”门的高速和高均匀性进行了理论分析和实验验证，理论分析给出了平均延迟时间和均匀必的函数表达式；指出在影响电路速度和均匀性的诸多因素中，复合晶体管的发射结面积是一个关键因素，并依此进行了样品电路的优化设计和工艺制造，测试结果表明，单门平均延迟时间为0．22ns，功耗延迟积为0．55pJ，在输入一致条件下（0－4V），各单门电路之间输出不均匀性误差小于等于4mV。