论文部分内容阅读
本文在深入研究8B10B编、解码原理的基础上，利用其DWS特性，用VerilogHDL语言实现编、解码算法的描述．并通过了modelsim仿真。在ISE9．1i平台上综合后下载到FPGA上实现具体的硬件电路，同时分析了系统各项性能。在PCIEx．press总线上，实现了一个性能良好的8B10B编解码系统，它具有很好的可移植性以及一定的实用价值。