基于gm/Id方法的Pipelined-SAR ADC高性能余量放大器设计

来源 :微电子学 | 被引量 : 0次 | 上传用户:tangweichao
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
基于gm/Id查找表方法,设计了一种用于14位100MS/s流水线逐次逼近寄存器模数转换器(Pipelined-SAR ADC)的余量放大器。该余量放大器采用高增益宽带宽的增益自举运算放大器(OTA)结构。该方法通过lookup函数查找器件直流工作点,克服了传统方法对短沟道器件参数无法准确设计的问题。通过迭代算法来选择核心器件的gm/Id,使电路在满足性能要求的同时实现功耗的优化设计,且具有很好的工艺移植性。基于SMI
其他文献
提出了一种快速开启的低触发改进型DTSCR(MDTSCR)。该MDTSCR是在传统DTSCR基础上加入电流增益放大模块,大幅提升了寄生双极型晶体管的电流增益,降低触发电压,提高了器件的开启速度。实验结果表明,在28nm CMOS工艺下,与传统DTSCR相比,该MDTSCR的开启时间缩短了52%,触发电压从5.5V下降到4.5V。该MDTSCR通过调整二极管数目适应28nm CMOS工艺不同的设计窗口,获得了最优的防护性能。
NAND闪存以其高存储密度、高速、低功耗等优点被广泛应用于数据存储。三维堆叠闪存技术的出现和多值存储技术的发展进一步提高了密度,降低了存储成本,同时也带来了更加严重的可靠性问题。闪存主控厂商一直采用更强大的纠错码(ECC),如BCH和LDPC码来对闪存中的数据错误进行纠正。但当NAND闪存中的错误数超出ECC纠错能力时,错误将无法被纠正,因此研究人员提出了多种基于NAND闪存的错误缓解技术作为ECC的补充方案。本文介绍了NAND闪存的工作原理和错误模式,对最新的错误缓解技术进行综述,为设计更加可靠的存储解
从氧化后退火处理、氮化处理、碳帽、钡夹层、淀积氧化物后退火处理五个方面介绍了碳化硅钝化工艺。通过改进钝化工艺可以有效降低界面态密度。针对这几种钝化工艺对SiC/SiO2界面态密度的影响进行讨论,分析几种钝化工艺的优劣,并重点介绍了氧化后退火处理和氮化处理两种钝化方法。研究发现,NO氮化工艺能有效降低界面态密度,提高界面可靠性。该工艺适用于SiC MOS器件的制造。
根据对地铁柔性接触网常规施工方法的分析,结合轨道专业技术参数及实际工程特点,提出了地铁柔性接触网无轨道施工关键技术。通过对基础、支柱、门型架等接触网点位坐标的精确计算、定测及放样,结合轨面高程、基准点的测量及计算,在轨道铺设前进行接触网基础浇筑、支柱组立、门型梁架设等接触网工程施工;建立数学计算模型,提出了在无轨道条件下,曲线段支柱腕臂、承力索高度测量及计算方法,确保吊弦计算及预制精确性,提高了施工精度,缩短了工期。
延安新区以其规模巨大的平山造城工程而备受关注,其快速的工程建设及复杂的地质条件导致了广泛的地面沉降。利用小基线集合成孔径雷达干涉测量(small baseline subset interferometric synthetic aperture radar,SBAS-InSAR)技术对2016-05—2019-10期间获取的升轨Sentinel-1A数据进行处理,分析了延安新区工后地面沉降时空演
设计了一种两级低电压自启动电路,实现低输入电压条件下热电能量收集系统的自启动。在第一级自启动电路中引入一种新型堆叠式反相器,构成环形振荡器结构,在低供电电压下产生较大的振荡摆幅;第二级自启动电路由高幅值时钟产生电路与电感复用升压电路构成,进一步提高输出电压;由电压检测电路以及辅助电路构成的控制电路实现了第一级自启动向第二级自启动的转换,以及第二级自启动向主升压转换的过程。基于0.18μm CMOS工艺设计该自启动电路,版图后仿真结果表明,在190mV的TEG输入电压,以及11.8μA的负载电流情况下,自启
传统项目标书的编制中,数据向量空间分类过度拟合使分类层次不够,导致投标文件的智能生成效率受到影响,因此提出基于分类分级管控的建筑项目标书编制方法对现代建筑企业标书编制效率的提升有重大的意义。通过对资料文件粒子编码,运用粒子群算法计算资料数据的相似性完成企业资料进行分级分类处理,对应的文件指针载入临时表中即可实现资料检索,并同时使用B/S和C/S结合的服务器完成制定标书内容编制模块,运用递归算法,判断标书内容的工作,最后自动生成标书内容目录,并完成标书编制。通过招标的四组对比试验发现设计标书编制方法对比其他
在Flash、带电可擦可编程只读存储器(EEROM)等存储器中,电荷泵电路是用于提供编程、擦除和读取高压的重要模块。电荷泵调节电路用于输出稳定的电压和电流。文章提出了一种新型Flash电荷泵调节电路,以解决传统电路在轻负载时纹波过大而难以适用多位Flash的问题。其电路结构特征是对传统频率调节电路增加了时钟幅度调节模块,使得在电流轻载时电荷泵在较小的时钟幅度下工作,而在电流重载时切换到最大时钟幅度,并且通过锁存控制电路避免临界负载时的时钟幅度反复改变。基于XMC 65nm浮栅工艺的Cadence Spec
设计了一种基于0.25μm GaAs p-HEMT工艺的低插损6位数字衰减器。采用Pi型衰减结构与T型衰减结构级联的方式,实现低插入损耗和高衰减精度。采用相移补偿电路减小附加相移,采用幅度补偿电路提高衰减精度。仿真结果表明,在7~13GHz范围内,该数字衰减器的RMS幅度误差小于0.5dB,插入损耗小于5.6dB,10GHz时1dB压缩点的输入功率约为29dBm,附加相移为-7°~+6.5°,输入输出回波损耗小于-11dB。芯片尺寸为2.50mm×0.63mm。