【摘 要】
：
从氧化后退火处理、氮化处理、碳帽、钡夹层、淀积氧化物后退火处理五个方面介绍了碳化硅钝化工艺。通过改进钝化工艺可以有效降低界面态密度。针对这几种钝化工艺对SiC/SiO2界面态密度的影响进行讨论,分析几种钝化工艺的优劣,并重点介绍了氧化后退火处理和氮化处理两种钝化方法。研究发现,NO氮化工艺能有效降低界面态密度,提高界面可靠性。该工艺适用于SiC MOS器件的制造。
【机 构】
：
北方工业大学信息学院,中国科学院微电子研究所先导工艺研发中心
【基金项目】
：
中国科学院微电子研究所所长基金(Y9SR03X002),北京市自然科学基金面上项目(4182021)。
论文部分内容阅读
从氧化后退火处理、氮化处理、碳帽、钡夹层、淀积氧化物后退火处理五个方面介绍了碳化硅钝化工艺。通过改进钝化工艺可以有效降低界面态密度。针对这几种钝化工艺对SiC/SiO2界面态密度的影响进行讨论,分析几种钝化工艺的优劣,并重点介绍了氧化后退火处理和氮化处理两种钝化方法。研究发现,NO氮化工艺能有效降低界面态密度,提高界面可靠性。该工艺适用于SiC MOS器件的制造。
其他文献
提出了一种采用0.13μm SiGe工艺制作的77GHz功率放大器。该放大器采用两路合成结构提高输出功率,采用两级差分放大结构提高增益。功率级选择Cascode结构,提升功率级输出阻抗,便于匹配。驱动级选择共射极加中和电容的结构,便于提升增益。在输入端,通过两路耦合线巴伦结构进行功率分配,得到两对差分信号,经过两路放大之后再通过两路耦合线巴伦结构进行功率合成,最后输出信号,级间匹配采用变压器匹配。该功率放大器采用ADS软件仿真。结果表明,在77GHz的工作频点处,小信号增益为19.6dB,峰值功率附加效率
结合某装配式高层混凝土工程应用实例,依据预制构件吊装施工流程,对水平构件吊装平衡、叠合板吊点设置、吊装精度、锚筋预埋件等四大关键问题进行分析,提出相应的四大措施(即采用一种新型的吊索平衡装置解决起吊时构件受力不平衡问题;对最不利工况的预制叠合板通过强度验算,设计好吊点位置;提前模拟,提高吊装合格率,进行标高复核,加强吊装精度管理;对吊装锚筋预埋件进行施工工艺处理,采取相应的构造加强措施,并对预埋件进行承载力验算,以确定最小锚筋截面面积)。现场实践表明,采取这四大措施后,装配式建筑水平构件的吊装施工质量更高
针对目前国内连续复合曲线有砟高铁在轨面未成型情况下的接触网施工一直没有一套成型的施工技术,且现有的承力索倒装施工方法效率低、劳动强度大、安全风险高等接触网施工难题,结合新建吴忠至银川段客运专线工程,利用自主研发的两种新型承力索倒装装置(获专利)和一款有砟常动轨铁路接触网吊弦数据处理及计算软件,采取四大关键施工技术(即连续复合曲线承力索倒装施工精度高效控制技术、复合曲线段吊弦计算参数相对值测量技术、复合曲线段有砟高铁接触网吊弦数据处理技术、小半径大超高区段接触网定位点非自然抬高问题研究及处理技术),使其接触
提出了一种采用响应曲面(RSM)协同优化压控振荡器(VCO)的功耗、相位噪声的方法。以差分耦合LC-VCO电路为实验设计对象,在电路结构上增加级联交叉耦合负阻管结合外部电流镜偏置,改进了相位噪声和功耗性能。在此基础上,建立VCO性能的响应曲面模型,优化并选取最佳电路设计参数的组合,获取最佳性能。基于TSMC CMOS 65nm、1.8VRF工艺的实验结果表明,优化后的VCO各项性能指标均显著提升。该VCO的调谐范围达2.377GHz~2.583 GHz,即206MHz,相位噪声为-113.44dBc/Hz
设计了一种用于AC-DC电源适配器的同步整流电路,集成了同步整流控制芯片、功率MOSFET和储能电容。该新型整流电路在无外部供电、无外部驱动信号、无外围元件的条件下能快速精确地开关功率MOSFET,实现同步整流功能。相比传统肖特基整流电路,该整流电路效率较高,外围器件少,适用范围宽。该同步整流电路芯片采用0.35μm高压CMOS工艺设计并实现。结果表明,在220V交流输入电压、5V输出电压、5A最大负载电流下,该整流电路的实测平均效率比传统电路提高了3%。
为解决长大隧道修建过程中通风不利制约工程进度以及影响人身安全等问题,依托浩吉铁路崤山隧道进口施工,分析对比不同通风方案的特点,根据需风量计算,研究开发了长大隧道独头掘进串联接力通风技术,即将隧道内第一风机、第二风机、风机段以及左右线隧道外风机串联起来,实现了长大隧道独头掘进通风接力,并通过现场有害气体以及尘毒监测数据分析验证了隧道串联接力通风方案的科学合理性。串联接力通风保证了长大隧道最大独头掘进距离,减少了辅助坑道的设置,为类似工程提供借鉴。
设计了一种适用于40Ω～100 Ω内调节的高精度片内电阻校准电路,该电路可精确调整因工艺波动产生变化的片内电阻阻值.片内电阻校准电路采用模数混合控制方法,即以片外电阻为基
Si/Ge异质结双栅隧穿场效应晶体管(DGTFET)较传统硅基DGTFET有更好的电学性能.文章基于Sentaurus TCAD仿真软件,构建了有/无Pocket两种结构的Si/Ge异质结DGTFET器件,定量研究
提出了一种快速开启的低触发改进型DTSCR(MDTSCR)。该MDTSCR是在传统DTSCR基础上加入电流增益放大模块,大幅提升了寄生双极型晶体管的电流增益,降低触发电压,提高了器件的开启速度。实验结果表明,在28nm CMOS工艺下,与传统DTSCR相比,该MDTSCR的开启时间缩短了52%,触发电压从5.5V下降到4.5V。该MDTSCR通过调整二极管数目适应28nm CMOS工艺不同的设计窗口,获得了最优的防护性能。
NAND闪存以其高存储密度、高速、低功耗等优点被广泛应用于数据存储。三维堆叠闪存技术的出现和多值存储技术的发展进一步提高了密度,降低了存储成本,同时也带来了更加严重的可靠性问题。闪存主控厂商一直采用更强大的纠错码(ECC),如BCH和LDPC码来对闪存中的数据错误进行纠正。但当NAND闪存中的错误数超出ECC纠错能力时,错误将无法被纠正,因此研究人员提出了多种基于NAND闪存的错误缓解技术作为ECC的补充方案。本文介绍了NAND闪存的工作原理和错误模式,对最新的错误缓解技术进行综述,为设计更加可靠的存储解