论文部分内容阅读
设计了一种1．8V、SMIC0．18μm工艺的低噪声高速锁相环电路．通过采用环行压控振荡器，节省了芯片面积和成本．通过采用差分对输入形式的延时单元，很好地抑制了电源噪声．与传统的简单差分对反相器延时单元相比，该结构通过采用钳位管和正反馈管，实现了输出节点电位的快速转变，整个电路芯片测试结果表明：在输入参考频率为20MHz、电荷泵电流为40μA、带宽为100kHz时，该锁相环可稳定输出频率为7971MHz—1．272GHz的时钟信号，且在中心频率500kHz频编处相位噪声可减小至-94．3dBc／Hz。