论文部分内容阅读
采用FPGA以并行处理方式实现了H．264的帧内预测。系统被划分成多个功能模块，采用层次化、模块化的设计思想，并采用流水线结构和乒乓操作来提高系统的并行性、运行速度和总线利用率。所有模块用Verilog语言设计，由Modelsim仿真和集成开发环境ISE9．1综合，最后通过Spartan3E开发板进行实验验证。仿真结果表明，该设计能够很好地满足实时性要求。