论文部分内容阅读
在分析PAL-2N电路缺陷产生原因的基础上，提出了一种低功耗，具有反馈结构的PAL-2NF电路，它采用逐级相位落后90°的四相正弦功率时钟．讨论了PAL-2NF电路的设计方法，并在不同时钟频率下用1．2,urn的CMOS工艺参数对所设计的电路进行PSPICE模拟，电路能完成正确的逻辑功能．五级级联的PAL-2NF反相器／缓冲器电路在功率时钟频率10MHz时都比相应的PAL-2N电路节省93％以上的功耗，在400MHz时功耗节省也可达40％．由于几乎完全消除了输出端的悬空现象和逻辑0的“第三态”现