论文部分内容阅读
为实现大容量图像数据的传输,设计了一种以同步RS-485为标准的总线控制器,在单片FPGA上实现了2路并行的同步数据链路控制(SDLC)协议。该设计采用功能模块分割的控制时序方式,可移植性好。通过某型光电系统的使用,证明了传输图像数据速率可达32 Mbit/s,误码率低,且稳定可靠,为远距离的高速数据传输提供了硬件化的实现方法。