论文部分内容阅读
文中介绍了二进制数的CSD（Canonic Signed—Digit）编码技术；针对目前CSD编码大都是用软件预先求得或基于查找表实现．本文设计了一种有，无符号二进制数的CSD码快速转换的电路结构，其速度快、占用资源少。该编码电路用于乘法器中可以减少一半的部分积数目，文中设计了一种16位有，无符号的乘法器，其采用了Wallace加法树和超前进位加法器．整个设计用Verilog HDL语言实现了RTL描述，并在Altera公司的FPGA上进行了实验验证，结果表明该乘法器是可行性的。