论文部分内容阅读
在智能卡、PDA等便携式设备中,希望使用面积小的密码芯片.通过对AES算法进行结构优化,有效地减小了硬件实现时的开销.使用Verilog HDL语言设计并在Altera APEX20K器件中验证通过,设计集成了加密/解密模式及所有3种密钥长度,为进一步的VLSI实现提供了FPGA原形验证.