切换导航
文档转换
企业服务
Action
Another action
Something else here
Separated link
One more separated link
vip购买
不 限
期刊论文
硕博论文
会议论文
报 纸
英文论文
全文
主题
作者
摘要
关键词
搜索
您的位置
首页
期刊论文
TMS320VC5416并行自举的巧妙实现
TMS320VC5416并行自举的巧妙实现
来源 :电子技术应用 | 被引量 : 0次 | 上传用户:meiaihui
【摘 要】
:
提出了一种巧妙实现DSP并行自举的方法,即采用“两次下载法”,利用DSP自身对FLASH编程,以实现DSP的并行自举。这种在系统编程的DSP自举实现方式无需文件转换,简单灵活。以TI公司
【作 者】
:
宗战华
郑建生
【机 构】
:
武汉大学电子信息学院430079
【出 处】
:
电子技术应用
【发表日期】
:
2004年7期
【关键词】
:
TMS320VC5416
并行自举
DSP
FLASH编程
TMS320VC5416
SST39VF200
下载到本地 , 更方便阅读
下载此文
赞助VIP
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
提出了一种巧妙实现DSP并行自举的方法,即采用“两次下载法”,利用DSP自身对FLASH编程,以实现DSP的并行自举。这种在系统编程的DSP自举实现方式无需文件转换,简单灵活。以TI公司的TMS320VC5416和闪烁存储器SST39VF200为例,介绍了该方法的具体实现过程。
其他文献
基于USB总线的实时数据采集系统设计
基于通用串行总线(USB)的实时数据采集系统的设计严格遵循USB1.1协议,充分体现USB便捷、易扩展、低成本、代干扰的特点。详细介绍系统的USB设备驱动程序、设备固件、应用程序的
期刊
通用串行总线
实时数据采集系统
设备驱动程序
计算机
0FDM系统中用于快时变信道的改进型RLS信道预测
在OFDM系统中,信道的时变性限制了各种自适应技术,如自适应调制和自适应功率控制技术的实用性。提出了一种OFDM系统中用于快时变信道的改进自适应RLS预测方法。这种预测方法在
期刊
信道预测
递归最小二乘
快时变信道
正交频分复用
三维彩超在胎儿产前检测中的应用效果评价
目的探究在胎儿产前检测过程中应用三维彩超的实际效果。方法搜集2016年3月至2019年3月医院妇产科接收的1500例孕妇,全部孕妇均接受三维彩超检查、二维彩超检查,比较两种检验
期刊
胎儿
产前检测
三维彩超
二维彩超
确诊率
PCI传输卡的WDM驱动程序设计
介绍了在Windows2000操作系统下,使用DriverStudio软件编写符合WDM模式的PCI数据传输卡驱动程序,并详细分析了一个应用实例.
期刊
PCI总线
设备驱动程序
WDM模式
DRIVERSTUDIO
WINDOWS2000操作系统
具有高可靠性的高速连续数据采集的设计与实施方法
从硬件和软件设计两个方面介绍保证PCI总线的高速连续采集系统的数据完整性、可靠性的实用关键技术及具体实施方法、应用案例,列出了大量实用的设计技术及应用程序。该设计先
期刊
高速数据采集
可靠性
完整性
设计
社区居民压力性损伤管理现状
目的了解社区居民压力性损伤发生率的现状,从而为进一步建立社区居民压力性损伤管理体系的应用提供依据。方法通过查阅相关文献,了解目前我国社区居民压力性损伤管理现状。结
期刊
社区
压力性损伤
管理
护理
Cirrus Logic公司推出全新编解码器:为音频/视频设备、DVD接收机、家庭影院和车载系统带来先进特性和高质量音频效果
期刊
CirrusLogic公司
编解码器
音频/视频设备
DVD接收机
家庭影院
车载系统
CS42406
CS424X系列
基于FPGA的规N(3,6)LDPC码译码器
基于软判决译码规则,采用完全并行的解码结构,使用Verilog硬件描述语言,在Xilinx公司的FPGA(Virtex-2xcv1000)上实现了码率为1/2、帧长为20bit的规则(3,6)LDPC码的译码器,最大传输
期刊
LDPC码
译码器
FPGA
V1000
码率
VERILOG硬件描述语言
软判决译码
并行
规则
传输速率
基于FPGA的一种高速图形帧存设计
帧存是图形显示系统的核心部件之一,帧存的设计关系到系统的整体性能。介绍了一种高速图形帧存的设计方法。该高速帧存采用SRAM作为存储体,应用FPGA实现双帧存交替切换、上电清屏等功能,并借鉴电影遮光板的原理实现单帧双扫描功能,增加了系统视频带宽。该帧存已在某型飞机座舱图形显示系统中获得成功应用。
期刊
FPGA
图形帧存
仪表装置
图形处理器
基于VXI总线的时钟源模块的研究与设计
阐述了基于VXI总线的时钟源模块的组成及基本原理.在该时钟源模块中,用FPGA器件实现VXI总线寄存器基接口电路,用ECL器件完成功能电路,采用移位寄存器实现可编程延迟时间的调
期刊
时钟源模块
VXI总线
FPGA器件
时钟信号
ECL
原理
与本文相关的学术论文