论文部分内容阅读
文章介绍了一种单精度浮点RISC微处理器的核心设计思想,改进设计了一种新颖的芯片内置总线仲裁器控制总线、中断处理机管理中断、数据中继器操作存储器.采用三阶布斯算法和浮点并行算法设计FALU和FMUL,并设计了嵌入式128KSRAM,最后用UMC 0.25μmCMOS工艺库进行综合、布局布线完成版图设计.版图后模拟验证以及CPLD硬件仿真验证表明:徽处理器工作主频达到50MHz,全部共88条指令运行正常.