论文部分内容阅读
卷积码是广泛应用于无线通信、卫星通信等多种通信系统中的信道编码方式[1].文章设计基于FPGA(Field Programmable Gate Array现场可编程门阵列),阐述了卷积码编码器基本设计原理,利用Verilog HDL(硬件描述语言)实现了(2,1,7)卷积编码器的硬件设计与仿真.