论文部分内容阅读
延时锁相环（DLL）是一种基于数字电路实现的时钟管理技术。DLL可用以消除时钟偏斜，对输入时钟进行分频、倍频、移相等操作。文中介绍了FPGA芯片内DLL的结构和设计方案，在其基础上提出可实现快速锁定的延时锁相环OSDLL设计。在SMIC0．25μm工艺下，设计完成OSDLL测试芯片，其工作频率在20-200MHz，锁定时间相比传统架构有大幅降低。