论文部分内容阅读
本文基于FPGA平台设计并实现了一种嵌入式16位RISC CPU核。以MIPS CPU指令集为参考，完成指令集设计；对指令处理过程进行抽象，把指令分成取指、译码、执行、访存、写回五级流水处理，根据处理过程所需要的元件构建五级数据通路；针对流水线处理产生的数据相关构建旁路通路；根据五级数据通路及旁路通路所需要的协调信号构建控制通路；把数据通路和控制通路融合成CPU核。采用VHDL实现CPU核；在CPU核上运行测试程序，并给出仿真结果；在FPGA平台上对CPU核进行验证。结果表明了所设计CPU核的有效性。