【摘 要】
：
为解决物联网应用的实时响应问题,提出一种基于FPGA加速处理传感数据中位数计算的方法,包括计算模型、符合FPGA设计限制的实现过程,把FPGA连接到系统其他部分的融合策略等。实验表明,与通用CPU相比,提出的基于FPGAs的加速数据处理策略在功耗和并行传感数据流评价方面具有明显的优势,可以广泛地应用于物联网中前端轻量级数据预处理节点的设计与实现。
【机 构】
：
国电南京自动化股份有限公司技术管控部,南京理工大学计算机科学与技术学院
论文部分内容阅读
为解决物联网应用的实时响应问题,提出一种基于FPGA加速处理传感数据中位数计算的方法,包括计算模型、符合FPGA设计限制的实现过程,把FPGA连接到系统其他部分的融合策略等。实验表明,与通用CPU相比,提出的基于FPGAs的加速数据处理策略在功耗和并行传感数据流评价方面具有明显的优势,可以广泛地应用于物联网中前端轻量级数据预处理节点的设计与实现。
其他文献
针对现有LMS(leastmean square)算法不能同时提高收敛速度及降低稳态误差的矛盾,提出一种改进的变步长LMS算法,建立了步长参数μ(n)与误差信号e(n)之间的一种新的非线性函数关系:与现有的算法相比,同时引入记忆因子λ和控制函数取值的参数β(n),使当前步长与上一次迭代所得步长及前M个误差的平方相关。理论分析和计算机仿真结果表明,与现有几种常见的LMS算法相比,改进的算法收敛速度和
为提高柔性工作流对外界动态变化的响应速度,将生物的反射机理引入柔性工作流,构建了柔性工作流神经网络系统。模仿生物响应外界刺激的反射机理,利用人工神经网络技术,在柔性工作流中建立了仿生柔性工作流模型,定义了该模型中的人工神经网络概念模型,并以该模型为基础,提出了柔性工作流适应算法框架。最后,以企业生产计划节点工时定额的制定为例,构建了处理元群为BP网络的仿生柔性工作流模型,对柔性工作流适应算法进行仿
针对数字图像传输的安全问题,提出一种基于单一像素值改变的图像置乱新算法,该算法将密码学中维吉尼亚加密算法进行修正,使之能够应用于数字图像的加密。实验结果表明,该算法加密的图像安全性高,与传统的基于单一像素值改变的置乱算法相比较,具有更好的抗噪声性能,该算法具有很高的灵活性,其加密图像的置乱程度与工作密钥的选择具有密切的关系,并且适合加密任意尺寸的数字图像。以上优越性使得该算法更能适合于数字图像的网
随着计算机网络和多媒体技术的迅速普及,数字音乐消费已经成为人们日常生活中的常见活动,音乐推荐系统也因此成为了推荐系统和电子商务领域的一大研究热点。在对现有音乐推荐系统调研的基础上,重点研究公共环境下的混合型音乐推荐系统的设计和实现;将音乐特征和语境信息相结合,提出了一种新颖的混合型音乐推荐算法。为保证实际应用环境中音乐消费行为的灵活性,系统实现了投票和DJ两种推荐模式。该系统在实验室及实地测试中均
结合混合的网格拓扑模型,提出了一种基于内容分发的副本快速创建策略。该策略使用区域中心节点之间的历史记录和传输代价,选择出一个最佳的区域中心,将新产生的文件传输到最佳区域中心;在客户节点从其他的区域中心传输某一文件的时候,同时在该客户节点所在的区域中心建立文件的副本。在网格模拟器OptorSim中测试了该策略,结果表明该策略能够减少作业的平均完成时间。
提出了一种新的方法来衡量基因之间的语义相似度。本方法的主要原则是同时依赖于GO拓扑结构图中基因注释项之间的路径长度和基因注释项的公共祖先节点在GO拓扑结构图中的深度。用人工数据和取自酵母基因数据库的基因数据进行了实验,结果表明本方法比传统方法更有效。
为了提高氧化铝生产质量和降低能耗,分析了氧化铝沉降工艺中影响沉降过程的各种因素,采用小脑模型神经网络(CMAC)系统辨识的方法建立沉降系统的带外部输入的自回归滑移模型(ARMAX)。针对CMAC收敛性存在的问题,提出了基于变步长小脑模型神经网络(CMAC)算法,通过双曲正割函数优化学习步长,提高了小脑模型神经网络算法的收敛速度和计算精度,进而优化了沉降槽密度ARMAX模型。仿真实验表明,该算法的A
基于简化的广义线性模型,建立了QoE等级概率分布回归模型。该模型能够通过网络QoS参数映射得到用户QoE等级累积概率分布。采用最大似然估计完成了对模型参数的估计,并使用皮尔逊方法对模型的拟合优度进行了检验。Web业务的QoE评估实例验证了方法的有效性。
针对多用户MIMO-OFDM系统资源分配问题,给出了一种基于非理想反馈的自适应子载波分配算法。由于实际系统中往往存在反馈时延和反馈误差,利用置信系数和等价方差模型来表征反馈信道状态信息的质量,以最大化系统和容量为目标,在发射总功率一定并满足误码率约束条件下,将子载波分配给信道增益最好的用户,然后对所有子载波进行注水功率分配。理论分析和仿真结果表明,该算法能够充分利用多用户的分集增益,有效地提高了系
针对硬件IP核的速度和面积两大性能指标,提出了基于可变执行周期的多周期乘法器设计思想,设计出一款适用于32位嵌入式微处理器的乘法器模块。该乘法器兼容ARMv4T架构的所有乘