论文部分内容阅读
针对短波宽带接收机系统中信号动态范围大的特点，自定义了24位的浮点格式，并采用流水线技术设计了该格式浮点数的加法和乘法运算单元。在分析了各种FIR滤波器优缺点的基础上．结合FPGA的特点给出了转置型FIR校正滤波器设计方案。最后，以数据率为2．5MS／S的宽带信号为输入，Ahera公司的EP2S60F672C5芯片为硬件平台仿真实现了10通道短波宽带接收机的250阶FIR校正滤波器，最高运行速率达到130MHz以上。