论文部分内容阅读
在差错控制域中RS(255,223)码是一种性能优异的线性分组循环码,具有很强的随机错误和突发错误的纠错能力。设计中运用FPGA技术,使用Verilog HDL硬件设计语言实现高级在轨系统(AOS)中的RS译码器,着重介绍了RS译码器中改进结构的关键方程求解算法(uiBM),与目前广泛使用的无逆Berlekamp-Massy算法(iBM)和Euclidean算法(EA)相比,不仅关键路径延时较小,而且硬件资源使用较少。