论文部分内容阅读
针对应用于高精度时基校准器的数字式锁相环中,参考信号输入端的A/D欠采样时钟频率扰动带来的高次谐波引入和闭环响应速度迟滞的问题,利用二阶广义积分器(SOGI)构建基于FPGA的正交变换算法,完成鉴相前的数据预处理。基于Vivado与MATLAB对算法的联合仿真分析,结果表明了算法对高次谐波的良好抑制性,可有效解决谐波引入和闭环响应速度慢的问题。