论文部分内容阅读
介绍了数字通信中码元同步模块设计中的一种基于内插码元同步的设计方案。在分析码元同步原理的基础上提出了一种内插和Gardner定时误差检测相结合实现码元同步电路的设计方案，通过仿真分析验证了该设计方案的正确性和可行性。结果表明该方案具有抗干扰性、稳定性好，同步建立时间短，同步保持时间长，同步带宽宽的优点。