论文部分内容阅读
以（8 176,7 154）准循环码为研究对象,介绍了准循环低密度奇偶校验（LDPC）码及其译码算法,分析了译码器的硬件结构单元,并详细介绍了各个分块单元。在Xilinx公司的硬件上仿真实现了所设计的译码器,并在平台上对其进行测试。仿真结果表明所设计的高速译码器编码效率为7/8,吞吐量达到600 Mbps,在高速数数据传输系统中具有重大的工程应用价值。