论文部分内容阅读
针对现场可编程门阵列（field programmable gate array，FPGA）芯片验证和测试，提出一种导航布局布线方法．该方法可生成用于FPGA芯片测试的布局布线结果，将其应用于自主研发的辐射加固SOI（silicon-on—insulator）工艺的FPGA芯片VS1000的测试．结果表明，该方法能达到85％的测试覆盖率．对部分漏端路径指定线网的布线，提出考虑指定路径影响的布线方法．结果表明，相对直接忽略指定路径漏端的布线方法，该方法平均可减少22．6％的迭代次数和20．9％的关键路径延时