论文部分内容阅读
本文提出一种使用FPGA实现改进的Turbo码算法的方法.在选用改进的最优周期交织序列的交织器和SISO(软输入软输出)译码器的Max-Log-MAP译码算法的硬件实现过程中,采用“自上而下”和“自下而上”相结合的设计方法.在采用并行算法的同时巧妙地改变前向矢量的计算顺序,减少了占用韵硬件资源.整个设计在MAX+PLUSH软件环境下仿真的结果表明,本设计实现的改进的Turbo码编码/译码器具有良好的误码性能和较高的实用价值.rn