论文部分内容阅读
[摘要] 本文针对数字电子技术的实训项目，提出基于CMOS电路设计的简易数字频率计。本设计可测量的频率范围为1Hz-10MHz，采用8位数码显示，可选择量程为x1000、x100、x10、x1共4档，并具有测量速度快，抗干扰能力强，电路设计简单，工作稳定可靠等特点。
[关键词] CMOS电路 数字频率计 8位数码显示
1.引言
在电子技术领域中，频率是重要的基本参量。随着现代科技的发展，频率的测量有着重要意义，如卫星发射、广播电视、通信科研等许多方面都涉及频率的测量。数字频率计是一种用来测量各种电信号频率的装置，具有测量精度高、范围广、速度快等特点，尤其能与计算机结合实现程控化和智能化。因此，数字频率计的应用领域非常广泛。此外，对于一些非电量信号可以通过传感器转换成电信号后进行频率测量。目前国内外的数字频率计朝着高精度、高速度、高集成化、智能化、程控化、多功能化的方向发展。
2.整机电路的框图及工作原理
图1整机电路的框图
整机电路（图1）由晶振电路产生1MHz的基准信号，经分频电路分频及开关S选择量程后输入到门控电路，得到固定宽度的基准时间信号（门控信号）TS，通过逻辑控制电路输入到控制主门的一个信号输入端。此外，被测信号fX经限幅放大及整形后变成序列方波计数脉冲输入到主门的另一个信号输入端。测量频率前，先将计数器清零，待门控信号到来时开启主门，允许计数脉冲通过，计数器开始计数，计数结果通过译码驱动显示电路实时显示fX的频率。直到门控信号结束，主门关闭，计数器才停止计数。若门控信号TS时间内通过主门的脉冲个数为N，则被测信号的频率为：fX = N/TS = N·fS，频率的测量范围为1Hz-10MHz。若TS=1s，即量程开关S选择x1档K4，被测信号的脉冲个数为N，则fX=N/TS=NHz；若TS=0.1s，即S选择x10档K3，则fX=N/TS=10NHz；若TS=0.01s，即S选择x100档K2，则fX=N/TS=100NHz；若TS=0.001s，即S选择x1000档K1，则fX=N/TS=1000NHz。
3.各電路模块的设计
整机电路的设计由晶振、分频、限幅放大及整形、门控、逻辑控制、计数译码驱动显示、电源七个电路模块构成。
3.1晶振电路
晶振电路（图2）A端输出振荡频率1MHz的基准信号。图中R1、R2具有负反馈作用，使与非门能较好地工作在线性区。U1C对振荡信号起缓冲隔离作用且输出基准信号。在晶振电路中，电容C1用于调节晶振的频率，使晶振输出信号的频率达到设计的精度要求。晶振电路较易起振，且能产生较稳定、准确的1MHz晶振频率，由A端输出到分频电路进行分频。
图2晶振电路
3.2分频电路
图3分频电路
分频电路（图3）由三片CD4518双十进制计数器组成。基准信号从A端输入到U4-1脚计数，当计数到第十个脉冲时，从6脚输出进位脉冲到9脚作为计数脉冲，当计数到第十个进位脉冲时，从14脚输出分频后10KHz的脉冲信号到U5-1脚进行计数，经U5分频后，从6脚输出1KHz的脉冲信号，14脚输出100Hz的脉冲信号到U6-1脚进行计数，最后从U6-6脚输出10Hz和14脚输出1Hz的脉冲信号。在分频电路中，由A端输入的1MHz基准信号经过分频后，分别从U5-6脚、14脚和U6-6脚、14脚输出1KHz、100Hz、10Hz、1Hz脉冲信号，然后分别输入到U7-1脚、5脚、8脚、12脚。由于此时U7-2脚、6脚、9脚、13脚悬空均为低电平，使与非门均处于封锁状态，所以D端无脉冲输出。当选择相应的量程开关K1、K2、K3、K4接Vcc时，相应的与非门获高电平而被开启，1KHz、100Hz、10Hz、1Hz脉冲信号导通相应的与非门后变为反相同频的脉冲信号，从D端输出到门控电路。
3.3限幅整形电路
图4限幅整形电路
由于被测信号fX可以是不同类型的交流信号，而且fX太强或太弱都将难与电路的0/1电平兼容，所以应对fX进行限幅放大及整形，整形后输出的方波脉冲信号才能便于频率的测量。在限幅放大电路（图4）中，fX从B端输入，利用R5、VD5和VD6双向限幅电路构成保护网络进行限幅，使fX安全地输入到U2A。当fX较弱时，经双向限幅电路不会限幅，而直接输入到U2A进行信号反相放大；当fX较强且幅度高于2UPP时，经限幅电路进行限幅，U2A起缓冲作用。若fX的电压低于-0.6V或高于+5.6V时，经限幅后电压约为+5.6V。整形电路采用CC7555构成施密特触发器，将fX变成序列方波脉冲信号后由C端输出。当fX电压下降，经U2A反相后UI上升超过回差电压UT2时，C端输出由高变为低电平；当fX电压上升，经U2A反相后UI下降低于回差电压UT1时，C端输出由低变为高电平。如此反复翻转，只要fX的变化包含回差电压，便在C端得到同频同相的方波脉冲。此外，当fX的幅值足够大且不规则时，经施密特电路整形后可输出幅值规则、频率相近的方波脉冲。因此，该电路可对不同类型的波形进行整形。
3.4门控、逻辑控制、计数译码驱动显示电路
图5门控及逻辑控制电路
门控电路（图5）由CC7555构成施密特触发双稳门控电路。分频后基准信号从D端输入，经C2耦合，R3、R4偏置分压后，从U8-2脚和6脚输入到施密特电路进行信号处理，最后从3脚输出反相同频的门控信号（闸门时间）Ts，用于控制由CD4017构成逻辑控制电路的脉冲输出。
计数译码驱动显示电路（图6）由八片CD40110十进制可逆计数器构成。9脚ALE为计数锁存端，锁存计数结果。7脚CPU为加法计数输入端，有脉冲输入时计数器作加法计数，所以将11脚CPD减法计数输入端外接电阻后与4脚和8脚一起接地。10脚QC0为计数输出端，按设计要求实现多级扩展计数，依次将U10-U17的QC0级连CPU，当计数器累加到10个脉冲时，QC0向高位CPU输出进位脉冲。5脚R为计数器清零端，高电平有效时计数器复位清零。6脚EN为使能端接电源Vcc。由门控电路U8-3脚输出的闸门信号Ts作为控制信号输入逻辑控制电路U9-14脚CP，产生对U10-U17的时序逻辑控制信号，控制U10-U17在每个量程的闸门时间内信号输入G端计数、F端数值保持及E端自动清零。
图6计数译码驱动显示电路
CD4017的工作波形（图7），当U8-3脚输出第一个正脉冲到U9-14脚CP时，使U9-2脚Q1由低变高电平。在第二个正脉冲到来前，Q1一直保持高电平，把U1D与U2B组成的主门电路打开，被测信号fX从C端输入，经主门电路送入U17-7脚CPU进行脉冲计数。由于U8-3脚的闸门时间Ts由分频后基准信号的频率决定。如选择x1倍量程K1档闭合时，则分频后D端输出的频率为1Hz，Ts为1秒。在1秒内U10-U17计数的结果为fX的瞬时频率。当U8-3输出第二个正脉冲到U9-14脚CP时，使Q1由高变低电平，把主门电路封锁，fX无法从C端输入经主门电路送入U17-7脚CPU而停止计数。同时U9-4脚Q2则由低变高电平，使U10-U17的9脚ALE高电平有效锁存计数结果，在第三个正脉冲到来前，Q2一直保持高电平，以便用户读数。当U8-3脚输出第三个高电平脉冲到U9-14脚CP时，使Q2由高变低电平；U9-7脚Q3由低变高电平，VD7导通，使U10-U17的5脚R高电平有效，计数器自动复位清零。同时U9-7脚Q3与15脚Cr清零端相连，使U9复位清零，Q1、Q2和Q3全部复位低电平。当下一个正脉冲输入到CP时又重新开始计数，周而复此，数码管不断刷新显示的频率。此外，当fX超过测量范围10MHz时，在U10-10脚QCO输出脉冲信号，使发光二极管LED发光，显示计数溢出。
图7CD4017的工作波形
3.5电源电路
电源电路（图8）采用220V交流电经过变压、整流、滤波、稳幅后输出+5V直流电压Vcc，为各电路模块提供稳定可靠的工作电源。
图8电源电路
4.结束语
本设计应用于数字电子技术实训中，采用常见的CMOS集成芯片，电路设计简单，使学生加深对数字集成芯片的认识，并在设计过程中掌握使用Protel软件设计电路以及PCB电路板的制作和调试，大大激发学生学习的积极主动性和提高动手能力，在实训教学中收到良好的效果。从学生制作的成品看，成功率较高，在调试过程中，测量的范围和速度基本达到要求，而测量精度则不够理想，可以利用后续课程单片机对电路进行改进。此外，还可以增加更多的功能电路，使数字频率计的功能更加完善，实用性更强。
参考文献：
[1]黄继昌 主编.数字集成电路应用300例[M].北京：人民邮电出版社，2003.
[2]郝鸿安 主编.555集成电路实用大全[M].上海：上海科学普及出版社，1996.
[3]卿太全 主编.常用数字集成电路原理与应用[M].北京：人民邮电出版社，2006.
[4]林占江 主编.电子测量技术[M].北京：电子工业出版社出版社，2003.
[5]朱正伟 主编.数字电路逻辑设计[M].北京：清华大学出版社，2006.
[关键词] CMOS电路 数字频率计 8位数码显示
1.引言
在电子技术领域中，频率是重要的基本参量。随着现代科技的发展，频率的测量有着重要意义，如卫星发射、广播电视、通信科研等许多方面都涉及频率的测量。数字频率计是一种用来测量各种电信号频率的装置，具有测量精度高、范围广、速度快等特点，尤其能与计算机结合实现程控化和智能化。因此，数字频率计的应用领域非常广泛。此外，对于一些非电量信号可以通过传感器转换成电信号后进行频率测量。目前国内外的数字频率计朝着高精度、高速度、高集成化、智能化、程控化、多功能化的方向发展。
2.整机电路的框图及工作原理
图1整机电路的框图
整机电路（图1）由晶振电路产生1MHz的基准信号，经分频电路分频及开关S选择量程后输入到门控电路，得到固定宽度的基准时间信号（门控信号）TS，通过逻辑控制电路输入到控制主门的一个信号输入端。此外，被测信号fX经限幅放大及整形后变成序列方波计数脉冲输入到主门的另一个信号输入端。测量频率前，先将计数器清零，待门控信号到来时开启主门，允许计数脉冲通过，计数器开始计数，计数结果通过译码驱动显示电路实时显示fX的频率。直到门控信号结束，主门关闭，计数器才停止计数。若门控信号TS时间内通过主门的脉冲个数为N，则被测信号的频率为：fX = N/TS = N·fS，频率的测量范围为1Hz-10MHz。若TS=1s，即量程开关S选择x1档K4，被测信号的脉冲个数为N，则fX=N/TS=NHz；若TS=0.1s，即S选择x10档K3，则fX=N/TS=10NHz；若TS=0.01s，即S选择x100档K2，则fX=N/TS=100NHz；若TS=0.001s，即S选择x1000档K1，则fX=N/TS=1000NHz。
3.各電路模块的设计
整机电路的设计由晶振、分频、限幅放大及整形、门控、逻辑控制、计数译码驱动显示、电源七个电路模块构成。
3.1晶振电路
晶振电路（图2）A端输出振荡频率1MHz的基准信号。图中R1、R2具有负反馈作用，使与非门能较好地工作在线性区。U1C对振荡信号起缓冲隔离作用且输出基准信号。在晶振电路中，电容C1用于调节晶振的频率，使晶振输出信号的频率达到设计的精度要求。晶振电路较易起振，且能产生较稳定、准确的1MHz晶振频率，由A端输出到分频电路进行分频。
图2晶振电路
3.2分频电路
图3分频电路
分频电路（图3）由三片CD4518双十进制计数器组成。基准信号从A端输入到U4-1脚计数，当计数到第十个脉冲时，从6脚输出进位脉冲到9脚作为计数脉冲，当计数到第十个进位脉冲时，从14脚输出分频后10KHz的脉冲信号到U5-1脚进行计数，经U5分频后，从6脚输出1KHz的脉冲信号，14脚输出100Hz的脉冲信号到U6-1脚进行计数，最后从U6-6脚输出10Hz和14脚输出1Hz的脉冲信号。在分频电路中，由A端输入的1MHz基准信号经过分频后，分别从U5-6脚、14脚和U6-6脚、14脚输出1KHz、100Hz、10Hz、1Hz脉冲信号，然后分别输入到U7-1脚、5脚、8脚、12脚。由于此时U7-2脚、6脚、9脚、13脚悬空均为低电平，使与非门均处于封锁状态，所以D端无脉冲输出。当选择相应的量程开关K1、K2、K3、K4接Vcc时，相应的与非门获高电平而被开启，1KHz、100Hz、10Hz、1Hz脉冲信号导通相应的与非门后变为反相同频的脉冲信号，从D端输出到门控电路。
3.3限幅整形电路
图4限幅整形电路
由于被测信号fX可以是不同类型的交流信号，而且fX太强或太弱都将难与电路的0/1电平兼容，所以应对fX进行限幅放大及整形，整形后输出的方波脉冲信号才能便于频率的测量。在限幅放大电路（图4）中，fX从B端输入，利用R5、VD5和VD6双向限幅电路构成保护网络进行限幅，使fX安全地输入到U2A。当fX较弱时，经双向限幅电路不会限幅，而直接输入到U2A进行信号反相放大；当fX较强且幅度高于2UPP时，经限幅电路进行限幅，U2A起缓冲作用。若fX的电压低于-0.6V或高于+5.6V时，经限幅后电压约为+5.6V。整形电路采用CC7555构成施密特触发器，将fX变成序列方波脉冲信号后由C端输出。当fX电压下降，经U2A反相后UI上升超过回差电压UT2时，C端输出由高变为低电平；当fX电压上升，经U2A反相后UI下降低于回差电压UT1时，C端输出由低变为高电平。如此反复翻转，只要fX的变化包含回差电压，便在C端得到同频同相的方波脉冲。此外，当fX的幅值足够大且不规则时，经施密特电路整形后可输出幅值规则、频率相近的方波脉冲。因此，该电路可对不同类型的波形进行整形。
3.4门控、逻辑控制、计数译码驱动显示电路
图5门控及逻辑控制电路
门控电路（图5）由CC7555构成施密特触发双稳门控电路。分频后基准信号从D端输入，经C2耦合，R3、R4偏置分压后，从U8-2脚和6脚输入到施密特电路进行信号处理，最后从3脚输出反相同频的门控信号（闸门时间）Ts，用于控制由CD4017构成逻辑控制电路的脉冲输出。
计数译码驱动显示电路（图6）由八片CD40110十进制可逆计数器构成。9脚ALE为计数锁存端，锁存计数结果。7脚CPU为加法计数输入端，有脉冲输入时计数器作加法计数，所以将11脚CPD减法计数输入端外接电阻后与4脚和8脚一起接地。10脚QC0为计数输出端，按设计要求实现多级扩展计数，依次将U10-U17的QC0级连CPU，当计数器累加到10个脉冲时，QC0向高位CPU输出进位脉冲。5脚R为计数器清零端，高电平有效时计数器复位清零。6脚EN为使能端接电源Vcc。由门控电路U8-3脚输出的闸门信号Ts作为控制信号输入逻辑控制电路U9-14脚CP，产生对U10-U17的时序逻辑控制信号，控制U10-U17在每个量程的闸门时间内信号输入G端计数、F端数值保持及E端自动清零。
图6计数译码驱动显示电路
CD4017的工作波形（图7），当U8-3脚输出第一个正脉冲到U9-14脚CP时，使U9-2脚Q1由低变高电平。在第二个正脉冲到来前，Q1一直保持高电平，把U1D与U2B组成的主门电路打开，被测信号fX从C端输入，经主门电路送入U17-7脚CPU进行脉冲计数。由于U8-3脚的闸门时间Ts由分频后基准信号的频率决定。如选择x1倍量程K1档闭合时，则分频后D端输出的频率为1Hz，Ts为1秒。在1秒内U10-U17计数的结果为fX的瞬时频率。当U8-3输出第二个正脉冲到U9-14脚CP时，使Q1由高变低电平，把主门电路封锁，fX无法从C端输入经主门电路送入U17-7脚CPU而停止计数。同时U9-4脚Q2则由低变高电平，使U10-U17的9脚ALE高电平有效锁存计数结果，在第三个正脉冲到来前，Q2一直保持高电平，以便用户读数。当U8-3脚输出第三个高电平脉冲到U9-14脚CP时，使Q2由高变低电平；U9-7脚Q3由低变高电平，VD7导通，使U10-U17的5脚R高电平有效，计数器自动复位清零。同时U9-7脚Q3与15脚Cr清零端相连，使U9复位清零，Q1、Q2和Q3全部复位低电平。当下一个正脉冲输入到CP时又重新开始计数，周而复此，数码管不断刷新显示的频率。此外，当fX超过测量范围10MHz时，在U10-10脚QCO输出脉冲信号，使发光二极管LED发光，显示计数溢出。
图7CD4017的工作波形
3.5电源电路
电源电路（图8）采用220V交流电经过变压、整流、滤波、稳幅后输出+5V直流电压Vcc，为各电路模块提供稳定可靠的工作电源。
图8电源电路
4.结束语
本设计应用于数字电子技术实训中，采用常见的CMOS集成芯片，电路设计简单，使学生加深对数字集成芯片的认识，并在设计过程中掌握使用Protel软件设计电路以及PCB电路板的制作和调试，大大激发学生学习的积极主动性和提高动手能力，在实训教学中收到良好的效果。从学生制作的成品看，成功率较高，在调试过程中，测量的范围和速度基本达到要求，而测量精度则不够理想，可以利用后续课程单片机对电路进行改进。此外，还可以增加更多的功能电路，使数字频率计的功能更加完善，实用性更强。
参考文献：
[1]黄继昌 主编.数字集成电路应用300例[M].北京：人民邮电出版社，2003.
[2]郝鸿安 主编.555集成电路实用大全[M].上海：上海科学普及出版社，1996.
[3]卿太全 主编.常用数字集成电路原理与应用[M].北京：人民邮电出版社，2006.
[4]林占江 主编.电子测量技术[M].北京：电子工业出版社出版社，2003.
[5]朱正伟 主编.数字电路逻辑设计[M].北京：清华大学出版社，2006.